Feature Article

ミニマルファブ対応膜厚検査装置

Interference Thickness Meter for Minimal Fab

西里洋 Hiroshi NISHIZATO

飯田 裕 Hiroshi IIDA

松田 賢昭 Takaaki MATSUDA

原 史朗 Shiro HARA 産総研コンソーシアムであるミニマルファブに対応した膜厚検査装置を 作成した。光の反射干渉方式を採用し分光反射率測定を行う専用の光学 系を設計した。本装置は特にISO Class3の局所クリーン化技術及び計測 光源の経時的な光量変化に対して定期的な自動補正を行うなど全自動イ ンライン計測に要求される機能を有している。またSi上の熱酸化膜を計 測した場合50~1000 nmの範囲では±2 nm以内の膜厚計測精度を得る ことができた。レジスト1層,およびSOI 3層構造を測定した例では,エリ プソ膜厚測定装置と1%以内でよい一致を示している。

The Minimal Fab was established by Fab System Research Consortium in AIST as Semiconductor Factory which smallest production unit. This Fab system will achieve small quantity and large variety devices by using half inch wafer. Currently simple CMOS devices can be made by use Minimal process and packaging tools. HORIBA STEC developed Minimal optical thickness tester by use interferometer . This measurement tool is required by CVD, Etch, lithograph work flows. The feature of this optical thickness tester will be described in this report.

はじめに

ミニマルファブは、最少の製造単位を持つ半導体工場を目 的として設立された産総研コンソーシアムである。ここで は、12.5 mmのウエハを使用し1チップ単位での加工を行う ことにより多品種少量生産を効率よく行えるファブシステ ムをめざしている。現在、基本的なCMOS(Complementary metal-oxide-semiconductor)プロセスが可能なプロセス とパッケージングの装置が出来ており将来的には研究 - 開 発-生産を見据えたLSI(大規模集積回路)量産ラインの構 築を目指している。株式会社堀場エステックは、ミニマル に対応した膜厚検査装置を作成しインラインでの成膜、 エッチング、リソグラフィ用レジスト等の膜厚検査工程へ の導入を目的としている。今回は光干渉を用いた膜厚計を 作成したので本稿ではその特徴を紹介する。

ミニマルファブ向け干渉膜厚計の基本構成

ミニマルファブ向け装置は,高さ1440 mm,幅294 mm,奥 行き450 mmとそのサイズが固定されておりこの筐体サイ ズの中に干渉膜厚計を組み込み,さらに半導体デバイスを 製造するため異物の無い清浄な空間に保持する必要があ る。このために12.5 mmのウエハはミニマルシャトルと呼 ばれるケースに収納されプロセス装置もしくは検査装置間



Figure 1 Minimal tool and wafer

を移動し、プラッドと呼ばれる搬送装置を介してミニマル 内の清浄な空間に運ばれ処理が行われる。Figure 1にミニ マル外観とウエハ及びミニマルシャトルを示す。超小型半 導体製造システム『ミニマルファブ』は2014年度グッドデザ イン賞を受賞し、グッドデザイン・ベスト100に選定され た。

測定原理としては、光の反射干渉を用いた反射干渉膜厚計 である(Table 1)。エリプソメトリに比べ光の垂直入射を

項目	Auto-SE/SmartSE(HORIBA Jobin Yvon)	反射干涉膜厚計			
測定原理	エリプソメトリ	反射干涉			
膜厚	1 nm~15 μm 膜厚と屈折率の同時測定可能	50 nm~15 μm 膜厚測定のみ屈折率の固定が必要			
屈折率	測定可	測定不可 (屈折率はエリプソなどによる測定が必要)			
分光波長範囲	450-1000 nm	450-800 nm			
スポットサイズ	500×500 μm(ピンホール・入射角度による)	65 μm			
観察カメラ	あり	組み込み可能			
特徵	 P.S偏光成分を分離した分光スペクトル測定 . 膜による偏光変化 . 非破壊,非接触 . 誘電体透明な膜に適応 斜入射 	 ・反射率の分光スペクトル測定 ・膜の表面と膜境界面から反射される光の干渉 ・非接触,非破壊,微小エリアの測定が可能 ・誘電体,透明な膜に適応 ・膜の屈折率が既知である必要がある 			
測定対象例	 ・1 nmの単層膜,多層膜 ・各層の屈折率差が大きい場合,以下のような多層膜測定が可能(下図はもっとも複雑な膜の例) [L6] AlGaN [L5] GaN [199nm [L4] InGaN [L3] GaN [L3] GaN [L3] GaN [L2] GaN [289 µm [L1] Buffer [S]Sapphire sub 	 ・基本的には上記膜厚範囲の単層膜 ・多層膜を一層として評価可能 -層として評価可能 SiO2/SiN/Photo Resist /Semiconductor (Si/GaN/SiC) /Organic Substrate (Silicon / Glass) 			

Table 1 Comparison of ellipsometry and interference thickness meter



Figure 2 System configuration of minimal optical thickness tester



Figure 3 Cleanliness measurement of upper-part internal-space of minimal optical thickness tester

使用するために光学系をコンパクトに設計・配置する事が 可能である。

Figure 2に今回作成したミニマル光干渉膜厚計の構成を示 す。干渉膜厚計においてもウエハを清浄度の高い空間に保 持し測定・検査する必要がある。このためにミニマル膜厚 計としてはウエハを取り扱う清浄な空間とそれ以外の空間 とを隔離し独立に気流の流れを作る事とした。筐体は上部 計測エリアと下部熱源エリアに分離し、計測エリアの空間 には、上部にフィルター、光学系さらにその下方にステー ジを配している。下部熱源エリアには発塵に影響する多量 の熱を出す光源や分光器、制御用のモータードライバー、

> PC, 電源及び排熱の為のファンを設置し 上部計測エリアと隔離している。

> 上部計測エリアではULPAフィルタ(Ultra Low Penetration Air Filter)とファンを 組み合わせ上面に設置しウエハに対して は空気の流れがダウンフウローかつ微陽 圧になるように設定している。これらの 構成・調整によりISO Class3程度の清浄 な空間を作り出すことが出来た。また Fanも35 db以下のものを使用し静粛性も 確保している。

> Figure 3に筐体の空気流れと実際に測定 系を組み込み時のパーテクルの推移を示

す。動作開始40分後にISO Class3に達し ており装置内の局所クリーン化が出来て いる事を示している。

光学系とウエハ位置の検出

Figure 4に計測エリアに設置された測定 系の構成を示す。

基準面に固定された濃い赤色で表された Alフレームにウエハ位置検出カメラ,測 定光学系,ステージが設置されておりさ らにこのフレームがミニマルのPLAD部 分にある基準プレートと接続されてい る。これらが3次元的に固定されている為 にウエハオリフラ*1,センタ検出から測 定までの位置が決定され測定位置の制御 が正確に行える構造となっている。測定

光学系は,下部エリアに設置された光源及び分光器と光 ファイバーを介して接続されておりこれら熱源を下部エリ アに置く構造となっている。

*1:オリフラ(Orientation flat):結晶軸の方向を示すためにウ エハ周上につけられた直線の切れ込みのこと。

分光反射率による薄膜の膜厚計測

計測にはハロゲンランプによる白色光を測定試料に照射さ せ、分光器を用いて試料表面からの分光反射率スペクトル を取得する。試料表面からの反射光と、基板、薄膜の境界 面からの反射光は、反射光路上で互いに干渉することから、 反射率スペクトル上では周期的に信号量の強弱を示す干渉 波形が観察される(Figure 5)。

この干渉波形は, 試料上に構成される薄膜の膜厚, 物性に 基づく光学定数(屈折率, 消衰係数)により, 理論モデルを 構成できるため, 計測した反射率スペクトルと対比し, モ デルとの誤差量の収束演算を行うことで測定試料の膜厚の



Figure 5 Interference phenomenon



Figure 4 Upper-part internal-space of minimal optical thickness tester

決定を行う。

分光反射率計のシステムのベースに株式会社堀場製作所の RN-100を使用しているが、今回はウエハ上の特定位置の膜 厚計測の目的から、本装置のためにCCDカメラによるウエ ハ表面の観察と、分光反射率測定を同軸同焦点で行う専用 の光学系を設計している。計測対象として100 μm□のパ ターン内の膜厚計測を想定し、顕微鏡用の対物レンズを搭 載することでおよそ65 μmの測定スポットサイズを実現し ている(Figure 6)。

RN-100の特徴としては,計測試料との作動距離,傾きなど 試料の設置状態による誤差影響が小さいことや,計測光源 の経時的な光量変化に対して定期的な自動補正を行うな ど,全自動計測に要求される性能と機能を有している。ま た,分光スペクトルの計測に裏面反射型のCCD検出器を搭 載した分光器を使用しており,450-800 nmの波長範囲の分 光反射率を高感度で得ることができ,精度の良い計測がで きるようになっている。



Figure 6 Optical image of measurement spot



フォトレジスト Si基板

光学モデル (実際のサンプル構造も同じ)

フォトレジストの測定結果

	ミニマルファブ膜厚計		Auto SE		
	膜厚[nm]	X ²	膜厚[nm]	X ²	
01 Resist	1118.5	0.9854	1114.4	24.3686	
02 Resist	1080.7	1.0277	1078.0	23.9734	

1フィッティングあたりのMultiguessの回数:20回、フィッティング時間:約2秒(インテルCORE i5搭載PC使用)

Figure 7 Results of photoresist



SiO ₂ (3層目)
p-Si (2層目)
SiO ₂ (1層目)
Si基板

光学モデル (実際のサンプル構造も同じ)

CMOS-SOIの測定結果									
		ミニマルファブ膜厚計			Auto SE				
		1層目[nm]	2層目[nm]	3層目[nm]	X ²	1層目[nm]	2層目[nm]	3層目[nm]	X ²
	31 CMOS-SOI	406.2	202.8	467.6	17.8152	407.7	203.8	464.0	37.3712
	32 CMOS-SOI	406.2	202.3	0.9	17.2506	406.4	203.4	3.0	15.5085
	33 CMOS-SOI	405.7	201.9	0.8	17.5987	405.6	202.8	3.3	15.7069

1フィッティングあたりのMultiguessの回数:343回、フィッティング時間:約37秒(インテルCORE i5搭載PC使用)

Figure 8 Results of CMOS-SOI

計測対象はSi基板上のSiO2膜, SiN膜などの透明性の高い単 層膜や,アモルファスSi膜, Poly Si膜などの単層膜の計測 を想定している。また分光スペクトルのモデリング解析を 行うことから, SiO2膜上のアモルファスSi膜など,薄膜の 物性が明確に異なる場合には,最上層より連続した2層膜 を同時に計測することも可能としている。

Figure 7にフォトレジスト, **Figure 8**にSOIのAUTO SE(堀 場制作所製エリプソ膜厚測定装置)との比較結果を示す。 レジスト1層, SOI^{*2}の3層構造(現在ミニマル装置非実装) においても1%以内の一致を示している。

*2: SOI (Silicon on insulator): CMOS LSIの高速性・低消費電 力化を向上させる技術

ソフトウェア構成

構成をFigure 9に示す。製作期間が4か月と短期間で製作し たこともあり制御が分散している。測定器としては表示で きる結果データの数がPLC (Programmable Logic Controller: シーケンサ)のメモリに依存しこれが最大2950 点となっている。データ出力はUSBへの掃き出しを前提に 設計している。現在, ミニマル装置群においてデータとそ のフォーマットの策定を進めておりこれによりデータの取



Figure 9 System diagram



測定位置の入力

Figure 10 Display images of recipe setting (left) and output results (right)

Table Z Specification

•	
膜厚計	RN-100M 堀場製作所製
測定原理	反射干渉式
測定対象	透過性のある単相膜
	SiO₂/Si基板:50 nm~40 μm
	SiN/Si基板:50 nm~25 μm
	Poly-Si/SiO₂ : 50 nm~2 μm (Poly-Si : 100 nm~500 nmのSiO₂上)
	a-Si/SiO₂ : 50 nm~2 μm (a-Si : 100 nm~1000 nmのSiO₂上)
測定範囲	a-Si/SiN:50 nm~2 μm (a-Si:100 nm~800 nmのSiN上)
	SiO₂/Poly-Si:50 nm~1 μm (SiO₂:500 nm以上のPoly-Si上)
	SiN/Poly-Si:50 nm~1 μm (SiO₂:500 nm以上のPoly-Si上)
	SiO₂/金属膜上:50 nm~25 μm
測定操作	全自動測定
測定点数	最大500点
測定時間	1点あたり2~3秒(9点測定時,全行程3分程度)



り扱い方法の共通化と改善をしていくこととなる。ミニマ ル干渉膜厚計は, 膜厚測定系をPC, ステージ制御をPLC, これに画像認識を加えて構成している。測定解析はPCで行 い,測定点の制御をPLCで行っている。測定されたデータ はPC内へ保存され, 膜厚データの結果部分をPLC内で一時 保存し表示パネルへ表示している。この為データの保持量 がPLCのメモリサイズによって決まってくる。計測と結果 表示については,最大500点測定,測定位置の簡易入力,結 果の差分表示およびMap画像の出力が可能となっている (Figure 10)。Map画像の生成については,OriginPro2016 を使用しそのテンプレートをもとにMapの画像生成を行っ ている。したがってユーザーはOriginを用いて好みのMap 画像を作成することが可能となっている。

ミニマル膜厚計仕様とレシピ

Table 2に代表的な膜種の測定範囲を記載する。膜種毎の

レシピは、膜種、測定位置、ウエハ位置検出のための画像 認識ファイルと合わせ測定レシピとして登録される。 膜種に対応した計測レシピは、別にAUTO-SE(エリプソ メーター)で測定した屈折率のデータをもとに作成される。 測定位置は円周上に配置するCircle Type,縦横に配置す るSquare Type, CAD上の位置データもしくは任意の位置 データをUSB入力する方法があり個別に設定しミニマル測 定レシピとして登録される。ウエハ位置検出のための画像 認識ファイルは、ウエハのオリフラ・センタ検出時に撮像 するための最適な撮像条件を与える。レジストなど特にウ エハエッジ部に段差・パターンがあるものは誤検出を防ぐ ためにリファレンスとなるサンプル画像をもとに作成され る。

その他の重要な仕様としては、ミニマル装置として電力が 100 V 1000 W以下と規定されている。今回の測定の結果 は、稼働時最大2 Aで安定しており200 Wの電力使用量と なっていた。ただし35 db以下の騒音規格にたいしては達 しておらず、ハロゲン光源、PC、各種制御計測用コント ローラ等による電力使用量をさらに抑えミニマルの狭い筐 体内での熱の発生を抑える事によりファン回転数を下げ騒 音を抑える工夫が今後も必要となる。

おわりに

以上, ミニマル光干渉膜厚計について述べてきた。膜厚計 測に関してはデバイス作成上の基本的な確認項目であり重 要な検査装置の一つと考えている。ミニマルファブは開発 途上であり今後もLSI製造をターゲットして各種プロセス 装置それに伴う各種計測装置等の充実を図る事が重要であ る。株式会社堀場エステックはこれらミニマルプロセス・ 計測装置群の開発製造に貢献することで多品種少量生産に 向けた新しい半導体製造モデルの構築に貢献するものであ る。



西里 洋

Hiroshi NISHIZATO

株式会社 堀場エステック 開発本部 副本部長 Deputy General Manager Research & Development Division HORIBA STEC, Co., Ltd.

飯田 裕



Hiroshi IIDA 株式会社 堀場製作所 先行開発センター Advanced R&D Center HORIBA, Ltd.

松田 賢昭

Takaaki MATSUDA

株式会社 堀場エステック 開発本部 開発設計3部 Development Design Dept.3 Research & Development Division HORIBA STEC, Co., Ltd.



原 史朗 Shiro HARA

独立研究開発法人 産業技術総合研究所 ナノエレクトロニクス研究部門 ミニマルシステムグループ長 ファブシステム研究会 代表 博士(工学) Nanoelectronics Research Institute Advanced Industrial Science and Technology (AIST) Ph.D.

Readout No.47 December 2016 41